Parte da CPU que contém a ALU, suas entradas e suas saídas. Possui 16 registradores de 16 bits que formam a memória de rascunho do nível de microprogramação. Seus conteúdos são escoados pelos barramentos A e B, sendo carregados a partir do barramento interno C.

Os barramentos A e B alimentam a ULA e a função que esta realizará (A + B, A AND B, A e NOT A) será especificada pelas linhas de controle F0 e F1 . Porém antes do dado chegar na ULA ele passa por dois latches que guardam os valores advindos dos barramentos A e B de modo a resguardar a mesma de mudanças nos barramentos o que poderia ocasionar problemas na execução de alguma operação da ULA.

Para haver comunicação com a memória são colocados o MAR e o MBR. Sendo o MAR carregado pelo latch B e controlado por M0 . No MBR, M1 controla a carga de saída do deslocador, M2 controla a leitura e M3 a escrita.

Voltar